日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日
Date of Application:

2002年11月15日

出 願 番 号

特願2002-331677

Application Number: [ST. 10/C]:


[JP2002-331677]

出 願 人
Applicant(s):

ソニー株式会社

2003年 8月25日

特許庁長官 Commissioner, Japan Patent Office 今井康



【書類名】

特許願

【整理番号】

0290507703

【提出日】

平成14年11月15日

【あて先】

特許庁長官殿

【国際特許分類】

G06F 15/31

【発明者】

【住所又は居所】

東京都品川区北品川6丁目7番35号 ソニー株式会社

内

【氏名】

菅 真紀子

【特許出願人】

【識別番号】

000002185

【氏名又は名称】 ソニー株式会社

【代理人】

【識別番号】

100094053

【弁理士】

【氏名又は名称】

佐藤 隆久

【手数料の表示】

【予納台帳番号】

014890

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 9707389

【プルーフの要否】

要



【書類名】 明細書

【発明の名称】 回路構成方法、その装置およびそのプログラム

【特許請求の範囲】

【請求項1】

所定のデータに対してそれぞれ異なる複数の第1の演算を施す演算回路の回路 設計方法であって、

前記複数の第1の演算のそれぞれを構成する複数の第2の演算のうち、同じデータに対して同じ演算を行う前記第2の演算を特定する第1の工程と、

前記複数の第1の演算で共用され前記第1の工程で特定された前記第2の演算を行う第1の演算回路と、前記複数の第1の演算のそれぞれを構成する前記複数の第2の演算のうち前記第1の工程で特定された前記第2の演算以外の演算を行う第2の演算回路とからなる前記演算回路を構成する第2の工程と

《請求項2》

を有する回路構成方法。

前記第1の演算は、線形変換の演算であり、

前記第2の演算は、加算である

請求項1に記載の回路構成方法。

【請求項3】

前記複数の第1の演算が、前記所定のデータに対して第1の線形変換をそれぞ れ異なる所定の回数施す演算である場合に、

前記複数の第1の演算のそれぞれについて、前記所定の回数に対応する数の前 記第1の線形変換を合成した第2の線形変換を規定する第3の工程

をさらに有し、

前記第1の工程において、前記第3の工程で前記複数の第1の演算のそれぞれ について規定された前記第2の線形変換を構成する前記複数の第2の演算のうち 、同じデータに対して同じ演算を行う前記第2の演算を特定する

請求項1に記載の回路構成方法。

【請求項4】

前記第2の工程において、前記第3の工程で規定された前記第2の線形変換を

基に、前記所定のデータに対して前記複数の第1の演算を並列に行うように前記 演算回路を構成する

請求項3に記載の回路構成方法。

【請求項5】

前記所定データは、所定の線形空間上の所定の基底により、ベクトルで表現されたものであり、

前記線形変換は、前記線形空間上で規定された変換である 請求項3に記載の回路構成方法。

【請求項6】

前記所定の線形空間を下記(1-1)で示し、前記所定の基底として下記(1-2)に示す基底を用い、下記(1-2)に示す基底を基に前記所定のデータであるデータ a が下記(1-3)のように示されるとき、当該データ a を m 次元ベクトルとして下記(1-4)で示し、前記第 1 の線形変換を下記(1-1)に示す線形空間上の線形変換Dとし、前記複数の演算の結果であるデータ b を k 次元ベクトルとして下記(1-5)で示し、下記(1-5)に示すデータ b を構成する各演算の結果を示すデータ b i を d i 次元ベクトルとして下記(1-6)で示した場合に

前記第3の工程において、di 行m列の行列Dで構成され前記第2の線形変換を行う下記(1-7)で示される行列Mを規定し、

前記第1の工程において、前記第3の工程で規定された下記(1-7)を基に 、前記複数の第2の演算のうち、同じデータに対して同じ演算を行う前記第2の 演算を特定する

請求項3に記載の回路構成方法。

【数1】

線形空間 Fg m (1-1)

【数2】

 $\{\gamma_1,\gamma_2,\cdots,\gamma_m\} \tag{1-2}$

【数3】

$$a = a_1 \gamma_1 + a_2 \gamma_2 + \cdots + a_m \gamma_m \qquad (1-3)$$

【数4】

$$a = \begin{pmatrix} a_1 \\ a_2 \\ \vdots \\ a_m \end{pmatrix} \tag{1-4}$$

【数5】

$$b = \begin{pmatrix} b_1 \\ b_2 \\ \vdots \\ b_k \end{pmatrix} \tag{1-5}$$

【数6】

$$b_{i} = \begin{pmatrix} b_{i,1} \\ b_{i,2} \\ \vdots \\ b_{i+1} \end{pmatrix}$$
 (1-6)

【数7】

$$M = \begin{pmatrix} D \\ D^{2} \\ \vdots \\ D^{K} \end{pmatrix}$$
 (1-7)

【請求項7】

前記所定の基底として下記(1-8)に示す基底を用い、前記データ a が下記(1-9)のように示されるとき、前記データ a をm次元ベクトルとして下記(1-10)の示す

請求項6に記載の回路構成方法。

【数8】

$$\{1, \gamma, \gamma^2, \cdots, \gamma^{m-1}\}$$
 (1-8)

【数9】

$$a = a_0 + a_1 \gamma + a_2 \gamma^2 + a_3 \gamma^3 + \cdots + a_{m-1} \gamma^{m-1}$$
 (1-9)

【数10】

$$a = \begin{pmatrix} a_0 \\ a_1 \\ a_2 \\ \vdots \\ a_{m-1} \end{pmatrix} \tag{1-10}$$

【請求項8】

前記第3の工程において、前記線形空間上の元 γ を基に γ ^r 倍の演算を行う前記行列Dで構成された前記行列Mを規定する

請求項6に記載の回路構成方法。

【請求項9】

所定のデータに対してそれぞれ異なる複数の第1の演算を施す演算回路の回路 設計装置であって、

前記複数の第1の演算のそれぞれを構成する複数の第2の演算のうち、同じデータに対して同じ演算を行う前記第2の演算を特定する第1の手段と、

前記複数の第1の演算で共用され前記第1の手段で特定された前記第2の演算を行う第1の演算回路と、前記複数の第1の演算のそれぞれを構成する前記複数の第2の演算のうち前記第1の手段で特定された前記第2の演算以外の演算を行う第2の演算回路とからなる前記演算回路を構成する第2の手段と

を有する回路構成装置。

【請求項10】

所定のデータに対してそれぞれ異なる複数の第1の演算を施す演算回路の回路 設計装置で実行されるプログラムであって、

前記複数の第1の演算のそれぞれを構成する複数の第2の演算のうち、同じデータに対して同じ演算を行う前記第2の演算を特定する第1の手順と、

前記複数の第1の演算で共用され前記第1の手順で特定された前記第2の演算 を行う第1の演算回路と、前記複数の第1の演算のそれぞれを構成する前記複数 の第2の演算のうち前記第1の手順で特定された前記第2の演算以外の演算を行う第2の演算回路とからなる前記演算回路を構成する第2の手順と

を有するプログラム。

【発明の詳細な説明】

$[0\ 0\ 0\ 1\]$

【発明が属する技術分野】

本発明は、例えば、誤り訂正符号や復号などを行う場合に用いられる線形変換などの演算を行う演算回路の回路構成方法、その装置およびそのプログラムに関する。

[0002]

【従来の技術】

例えば、ハミング符号などの誤り訂正符号や復号では、有限体上で規定された 線形空間で種々の線形変換の演算が行われる。

このような線形変換の演算は、例えば、線形空間上の所定の基底により、線形空間上の元をベクトルで表現し、このベクトルに対して線形変換の演算を施して新たなベクトルを得る。

上述した誤り訂正符号や復号では、例えば、複数ビットの所定データに対して それぞれ異なる線形変換の複数の演算を行なう場合がある。

従来では、例えば、上記複数の演算をそれぞれ独立して行なうように演算回路 を構成(設計)している。

[0003]

【発明が解決しようとする課題】

しかしながら、上述したように、上記複数の演算をそれぞれ独立して行なうように演算回路を構成すると、演算回路が大規模になるという問題がある。

$[0\ 0\ 0\ 4\]$

本発明は上述した従来技術の問題点に鑑みてなされ、所定データに対してそれ ぞれ異なる複数の演算を行なう演算回路を構成する場合に、当該演算回路を小規 模に構成できる回路構成方法、その装置およびそのプログラムを提供することを 目的とする。

[0005]

【課題を解決するための手段】

上述した従来技術の問題点を解決し、上述した目的を達成するために、第1の 発明の回路設計方法は、所定のデータに対してそれぞれ異なる複数の第1の演算 を施す演算回路の回路設計方法であって、前記複数の第1の演算のそれぞれを構 成する複数の第2の演算のうち、同じデータに対して同じ演算を行う前記第2の 演算を特定する第1の工程と、前記複数の第1の演算で共用され前記第1の工程 で特定された前記第2の演算を行う第1の演算回路と、前記複数の第1の演算の それぞれを構成する前記複数の第2の演算のうち前記第1の工程で特定された前 記第2の演算以外の演算を行う第2の演算回路とからなる前記演算回路を構成す る第2の工程とを有する。

[0006]

第1の発明の回路構成方法では、先ず、第1の工程において、複数の第1の演算のそれぞれを構成する複数の第2の演算のうち、同じデータに対して同じ演算を行う前記第2の演算が特定される。

そして、第2の工程において、前記複数の第1の演算で共用され前記第1の工程で特定された前記第2の演算を行う第1の演算回路と、前記複数の第1の演算のそれぞれを構成する前記複数の第2の演算のうち前記第1の工程で特定された前記第2の演算以外の演算を行う第2の演算回路とからなる前記演算回路が構成される。

[0007]

第2の発明の回路構成装置は、所定のデータに対してそれぞれ異なる複数の第1の演算を施す演算回路の回路設計装置であって、前記複数の第1の演算のそれぞれを構成する複数の第2の演算のうち、同じデータに対して同じ演算を行う前記第2の演算を特定する第1の手段と、前記複数の第1の演算で共用され前記第1の手段で特定された前記第2の演算を行う第1の演算回路と、前記複数の第1の演算のそれぞれを構成する前記複数の第2の演算のうち前記第1の手段で特定された前記第2の演算以外の演算を行う第2の演算回路とからなる前記演算回路を構成する第2の手段とを有する。



第2の発明の回路構成装置では、第1の手段が、複数の第1の演算のそれぞれ を構成する複数の第2の演算のうち、同じデータに対して同じ演算を行う前記第 2の演算を特定する。

そして、第2の手段が、前記複数の第1の演算で共用され前記第1の手段で特定された前記第2の演算を行う第1の演算回路と、前記複数の第1の演算のそれぞれを構成する前記複数の第2の演算のうち前記第1の手段で特定された前記第2の演算以外の演算を行う第2の演算回路とからなる前記演算回路を構成する。

[0009]

第3の発明のプログラムは、所定のデータに対してそれぞれ異なる複数の第1の演算を施す演算回路の回路設計装置で実行されるプログラムであって、前記複数の第1の演算のそれぞれを構成する複数の第2の演算のうち、同じデータに対して同じ演算を行う前記第2の演算を特定する第1の手順と、前記複数の第1の演算で共用され前記第1の手順で特定された前記第2の演算を行う第1の演算回路と、前記複数の第1の演算のそれぞれを構成する前記複数の第2の演算のうち前記第1の手順で特定された前記第2の演算以外の演算を行う第2の演算回路とからなる前記演算回路を構成する第2の手順とを有する。

[0010]

【発明の実施の形態】

以下、本発明の実施形態について説明する。

[本発明の関連技術]

図1は、本発明の関連技術に係わる演算回路101の構成図である。

演算回路101は、データaを入力として、データbl~bk を出力する。

演算回路101は、 $i \times 1 \leq i \leq k \times$ 満たす2以上の自然数、 $1_i \times 1 = k \times 1 \leq k \times 1 = k \times 1$

各演算モジュールは、演算 $C_{i,1} \sim C_{i,1j}$ をそれぞれ行う複数の演算回路 2i l_i を直接に接続して構成される。

[0011]

図1に示す演算回路1は、各演算回路モジュール内の演算 $C_{i,1} \sim C_{i,1i}$ を図2に示すように合成した演算回路モジュールi l_j (jは2以上の整数)を用いた演算回路201のように構成することで、小規模化および高速化が図れる。

この場合に、図2および下記(2-1)に示すように規定された線形変換列が、下記(2-2)に示すように合成される。

[0012]

【数11】

$$\{C_{1,1}, C_{1,2}, \cdots C_{1,l_1}\},$$

$$\{C_{2,1}, C_{2,2}, \cdots C_{2,l_2}\},$$

$$\cdots \cdots \cdots$$

$$\{C_{k,1}, C_{k,2}, \cdots C_{k,l_k}\},$$

$$(2-1)$$

{C_{i,j-1}の値域} ⊂ {C_{i,j}の定義域}

[0013]

【数12】

$$\begin{array}{c} C_{1,l_1} \circ \dots \circ C_{1,2} \circ C_{1,l} \colon a \mapsto b_1 \\ \\ C_{2,l_2} \circ \dots \circ C_{2,2} \circ C_{2,l} \colon a \mapsto b_2 \\ \\ \dots \\ \\ C_{k,l_k} \circ \dots \circ C_{k,2} \circ C_{k,l} \colon a \mapsto b_k \end{array} \tag{2-2}$$

[0014]

このとき、上記(2-1)に示す演算 $C_{i,1}\sim C_{i,1i}$ を線形変換を行う行列 $M_{i,1}\sim M_{i,1i}$ とすると、上記(2-1),(2-2)は、それぞれ下記(2-3),(2-4)のように示される。

[0015]

【数13】

$$\{M_{1,1}, M_{1,2}, \cdots M_{1,l_1}\},
 \{M_{2,1}, M_{2,2}, \cdots M_{2,l_2}\},
 \cdots \cdots
 \{M_{k,1}, M_{k,2}, \cdots M_{k,l_k}\},$$
(2-3)

[0016]

【数14】

$$M_{1} := M_{1,l_{1}}, \dots M_{1,2}M_{1,1} : a \mapsto b_{1}$$

$$M_{2} := M_{2,l_{2}}, \dots M_{2,2}M_{2,1} : a \mapsto b_{2}$$

$$\dots$$

$$M_{k} := M_{k,l_{k}}, \dots M_{k,2}M_{k,1} : a \mapsto b_{k}$$

$$(2-4)$$

[0017]

これにより、演算回路 2 0 1 を、下記(2 - 5)に示す行列を行う回路として構成できる。

[0018]

【数15】

$$\mathbf{M} := \begin{pmatrix} \mathbf{M}_1 \\ \mathbf{M}_2 \\ \dots \\ \mathbf{M}_k \end{pmatrix} : \mathbf{a} \mapsto \begin{pmatrix} \mathbf{b}_1 \\ \mathbf{b}_2 \\ \dots \\ \mathbf{b}_k \end{pmatrix} \tag{2-5}$$

[0019]

次に、入力したデータFS0に対して、第1の線形変換Dをそれぞれ異なる所定の回数施す複数の演算を行い、当該演算の結果であるデータ $b_1 \sim b_k$ を出力する演算回路の構成方法について説明する。

図3は、このような演算回路301、並びにその周辺回路を説明するための図である。

[0020]

図3に示すように、セレクタ312において選択信号SELを基に、入力データaとデータMLSとのうち一方のデータが選択され、当該選択されたデータFS0がレジスタ3130および演算回路301に出力される。

演算回路 301 は、セレクタ 12 から入力したデータ FS0 に対して、第 1 の線形変換 D をそれぞれ異なる所定の回数施す複数の演算を行い、当該演算の結果であるデータ $b_1 \sim b_k$ をそれぞれレジスタ $313_1 \sim 313_k$ に出力する。

レジスタ3130 \sim 313kは、入力したデータFSO, b1 \sim bk を保持し、所定のタイミングで、これらをデータOUT0 \sim OUTKとして出力する。

演算回路314は、データOUT $_k$ を入力し、これに第1の線形演算Dを施して、その結果であるデータMSLをセレクタ312に出力する。

[0021]

演算回路 3 0 1 は、例えば、図 3 に示すように、それぞれ線形変換 D を行う複数の演算回路 3 2 1_1 ~ 3 2 1_k を直列に接続し、データ a を初段の回路 3 2 1 1 に入力し、個々の演算回路 3 2 1 1 ~ 3 2 1 1 で生成されたデータ 1 1 ~ 1 1 をレジスタ 1 1 1 ~ 1 1 1 1 。

[0022]

ここで、図3に示す演算回路301は、有限体F(24)の元、 α , α ² + α + 1 = 0 に対して α 倍演算を行なうものである場合、図4 に示すように構成される。

この場合に、図3に示すように、あるタイミングで入力されたデータaに対して、データOUT $_0$,OUT $_1$,OUT $_2$ は、以下のようになる。

[0023]

【表 1】

OUT₀: a, $a \times \alpha^{k+1}$, $a \times \alpha^{2k+2}$, ...

OUT₁: $a \times \alpha$, $a \times \alpha^{K+2}$, $a \times \alpha^{2K+3}$, ...,

OUT₂: $a \times \alpha^2$, $a \times \alpha^{K+3}$, $a \times \alpha^{2K+4}$, ...,

[0024]

ここで、 $FS0=A0+A1\alpha$ とすると、以下のようになる。

 $F S O \cdot \alpha = A I + (A O + A I) \alpha$

 $FS0 \cdot \alpha^2 = (A0 + A1) + A0 \alpha$

[0025]

従って、図4に示す演算回路 321_1 , 321_2 は、図5に示すように、それ

ぞれ1個の加算回路 351_1 , 351_2 によって構成される。

[0026]

しかしながら、上述したように、演算回路301を設計すると、回路規模が大きくなるという問題がある。

[0027]

以下、上述した関連技術の問題点を解決する本発明の実施形態を説明する。

〔第1実施形態〕

図6は、本実施形態の回路構成方法で構成(設計)される演算回路11の周辺 回路を説明するための図である。

演算回路 11 は、セレクタ 12 から入力したデータ FS0 に対して、第 1 の線 形変換 D をそれぞれ異なる所定の回数施す複数の演算を行い、当該演算の結果であるデータ $b_1 \sim b_k$ をそれぞれレジスタ $13_1 \sim 13_k$ に出力する。

レジスタ $13_0 \sim 13_k$ は、入力したデータFSO, $b_1 \sim b_k$ を保持し、所定のタイミングで、これらをデータOUT $_0 \sim$ OUT $_K$ として出力する。

演算回路14は、データOUT $_k$ を入力し、これに第1の線形演算Dを施して、その結果であるデータMSLをセレクタ12に出力する。

[0028]

本実施形態の回路構成方法は、図6に示す演算回路11を構成(設計)するものである。

[0029]

本実施形態では、所定の線形空間が、qを素数とした場合に有限体 F_q のm次拡大であり、その元が F_q 上のm次ベクトルで表現された場合に、当該所定の線形空間を下記(3-1)、あるいは $F(q^m)$ で示す。

[0030]

【数16】

線形空間 Fgm

(3-1)

[0031]

また、所定の基底として下記(3-2)に示す基底を用い、下記(3-2)に示す基底を基に前記所定のデータであるデータ a を下記(3-3)のように示す。

[0032]

【数17】

$$\{\gamma_1,\gamma_2,\cdots,\gamma_m\} \tag{3-2}$$

[0033]

【数18】

$$a = a_1 \gamma_1 + a_2 \gamma_2 + \cdots + a_m \gamma_m$$
 (3-3)

[0034]

また、上記データaをm次元ベクトルとして下記(3-4)のように示す。

[0035]

【数19】

$$\mathbf{a} = \begin{pmatrix} \mathbf{a}_1 \\ \mathbf{a}_2 \\ \vdots \\ \vdots \\ \mathbf{a}_m \end{pmatrix} \tag{3-4}$$

また、上記第1の線形変換Dを上記(3-1)に示す線形空間上の線形変換Dとする。

[0036]

また、上記複数の演算の結果であるデータbをk次元ベクトルとして下記(3 -5)で示し、下記(3 -5)に示すデータbを構成するの各演算の結果を示すデータbiをdi次元ベクトルとして下記(3 -6)で示す。

ここで、m, d i は 2 以上の整数であり、前記複数の演算の少なくとも一つに

対応する前記所定の回数が2以上であり、kは2以上の整数である。

[0037]

【数20】

$$b = \begin{pmatrix} b_1 \\ b_2 \\ \vdots \\ b_t \end{pmatrix} \tag{3-5}$$

[0038]

【数21】

$$b_{i} = \begin{pmatrix} b_{i,1} \\ b_{i,2} \\ \vdots \\ b_{i,d_{i}} \end{pmatrix}$$

$$(3-6)$$

[0039]

ここで、上記複数の演算を、それぞれ $OP_1 \sim OP_K$ とすると、これらは下記 (3-7) で示される。

[0040]

【数22】

[0041]

そして、第1の線形変換Dを表す d i 行m列の行列をM d e d e d e d e d e d e d e d e d e d e d e e d

[0042]

【数23】

[0043]

上記 $OP_1 \sim OP_K$ によって規定される変換列の合成を表したdi 行m列の行列 $Md \sim Md^k$ を縦に並べた $k\cdot di \times m$ の行列Mは、下記(3-9)で示される。

[0044]

【数24】

$$M := \begin{pmatrix} M_d \\ M_d^2 \\ \cdots \\ M_d^k \end{pmatrix} : a \mapsto \begin{pmatrix} b_1 \\ b_2 \\ \cdots \\ b_k \end{pmatrix} = \begin{pmatrix} D \cdot a \\ D^2 \cdot a \\ \cdots \\ D^k \cdot a \end{pmatrix}$$

$$(3-9)$$

[0045]

上記(3-9)に示すように、行列Mが、データ a に対して第1 の線形変換と、第2 の変換 D^2 ~ D^k をそれぞれ行う k 個の演算を規定している。

[0046]

図7は、本実施形態の回路構成方法を実行するコンピュータ29を説明するための図である。

図7に示すように、コンピュータ29は、例えば、操作部31、ディスプレイ32、メモリ33およびCPU34を有し、これらがバス30を介して接続されている。

操作部31は、キーボードやマウスなどの操作手段であり、CPU34にプログラムの実行指示、データ選択指示、並びにデータ入力を行うために用いられる

ディスプレイ32は、CPU34の処理結果を表示する。

メモリ33は、CPU34によって実行されるプログラム41と、プログラム

41の実行に用いられるデータ42とを記憶する。

[0047]

CPU34は、プログラム41を実行して以下に示す処理を行い、プログラム41の実行過程でデータ42を用いて、演算回路11の回路を構成(設計)する処理を行う。

プログラム41は、本発明のプログラムに対応し、以下に示す各ステップの内容を示す手順を記述している。

また、CPU34がプログラム41を実行することで、本発明の回路構成装置が構成され、CPU34がステップST12を実行して本発明の第1の手段を構成し、CPU34がステップST13を実行して本発明の第2の手段を構成する。

[0048]

以下、本実施形態の回路構成方法の動作例を、CPU34の処理と関連付けて 説明する。

図8は、本実施形態の回路構成方法の動作例を説明するためのフローチャートである。

ステップST11:

CPU34は、例えば、ユーザによる操作部31の操作に応じて、上記(3-4), (3-5), (3-6) に示すように演算回路11が行う演算の入力および出力の形式、並びに上記(3-7)に示すように演算回路11が行うそれぞれ所定の回数に対応する数の第1の線形変換Dをデータaに施す複数の演算の内容を規定するデータを入力する。

$[0\ 0\ 4\ 9]$

ステップST12:

CPU34が、ステップST11で入力した上記(3-7)に示す演算回路1 1が行う複数の演算のそれぞれについて、上記所定の回数に対応する数の第1の 線形変換Dを合成して得られる第2の線形変換(第1の演算)を行う上記(3-9)に示す行列Mを生成する処理を行う。

[0050]

ステップST13:

CPU34が、上記ステップST12で規定された複数の第2の線形変換(第 1の演算)を構成する複数の第2の演算のうち、同じデータに対して同じ演算を 行う前記第2の演算を特定する。

[0051]

ステップST14:

CPU34が、複数の第2の線形演算(第1の演算)で共用されステップST13で特定された上記第2の演算を行う第1の演算回路と、上記複数の第1の演算のそれぞれを構成する上記複数の第2の演算のうちステップST13で特定された上記第2の演算以外の演算を行う第2の演算回路とからなる図9に示す演算回路11を構成する。

このとき、CPU34が、上記(3-9)に示すステップST12で生成された行列Mを基に、データFS0に対して第1の線形変換 $D\sim D^k$ をそれぞれ行う k個の演算を並列に行うように演算回路11の構成(設計)データを生成する。

具体的には、CPU34が、図9に示すように、データFS0に対して第1の線形変換 $D\sim D^k$ をそれぞれ行う演算回路 $21_1\sim 21_k$ を並列に配置した演算回路 11の構成を示す構成データを生成する。

[0052]

これにより、CPU34は、入力したデータFS0に上記(3-9)に示す行列Mで規定された線形変換を施し、データ $b_1 \sim b_k$ を出力するように構成された演算回路 11 の構成データを生成する。

[0053]

図9に示すように演算回路11を構成することで、レジスタ $13_0 \sim 13_k$ からの出力は、横方向を時間として、図10に示すようになる。

すなわち、演算回路 1 から、データ $b_1 \sim b_k$ が略同じタイミングで出力されるため、データ O U T_K も略同じタイミングで出力される。

このとき、演算回路 11 が行う行列Mの演算と、演算回路 11 に入力されるデータ FS0 と、データ $OUT_0 \sim OUT_K$ との関係は、下記(3-10)で示される。

[0054]

【数25】

$$M \cdot FSO = \begin{pmatrix} D \cdot FSO \\ D^2 \cdot FSO \\ D^3 \cdot FSO \\ \vdots \\ D^K \cdot FSO \end{pmatrix} = \begin{pmatrix} OUT_0 \\ OUT_1 \\ OUT_2 \\ \vdots \\ OUT_k \end{pmatrix}$$
(3-10)

[0055]

[0056]

以下、ここで、図9に示す演算回路11の演算回路 21_1 , 21_K は、有限体 $F(2^4)$ の元、 α , $\alpha^2+\alpha+1=0$ に対して α 倍演算を行なうものである場合、図11に示す演算回路221のように構成される。

この場合に、図3に示すように、あるタイミングで入力されたデータaに対して、データ OUT_0 , OUT_1 , OUT_2 は、以下のようになる。

[0057]

OUT₀: a, $a \times \alpha^{k+1}$, $a \times \alpha^{2k+2}$, ...

OUT₁: $a \times \alpha$, $a \times \alpha K+2$, $a \times \alpha 2K+3$, ...

OUT₂ : $a \times \alpha^2$, $a \times \alpha^{K+3}$, $a \times \alpha^{2K+4}$, . . . ,

すなわち、 $FSO=AO+AI\alpha$ とすると、次のクロックサイクルにおけるデータOUT₀ , OUT₁ , OUT₂ は、以下のようになる。

[0058]

 $OUT_0 : FS0 = A0 + A1 \alpha$

 $OUT_1 : FSO \cdot \alpha = A1 + (AO + A1) \alpha$

OUT₂: FS0 · α · α = (A0+A1) +A0 α

[0059]

この場合に、前述した図8に示すステップST13において、CPU34が、 上記 α 倍演算を構成する複数の第2の演算のうち、同じデータに対して同じ演算 を行う上記第2の演算、すなわち、演算「A0+A1」を特定する。

そして、図8に示すステップST14において、CPU34が、複数の α 倍演算(すなわち、 α 倍演算と、 α^2 倍演算)で共用されステップST13で特定された演算「A0+A1」を行う図11に示す第1の演算回路115(図11では加算回路)と、複数の α 倍演算のそれぞれを構成する上記複数の第2の演算のうちステップST13で特定された上記第2の演算以外の演算を行う第2の演算回路(図11に示す例では無し)とからなる図11に示す演算回路11aを構成する。

[0060]

なお、上述した実施形態において、上記第1の線形変換が、上記(3-1)で規定した線形空間の元 γ に対して γ r 倍演算(\times γ r)を行うものである場合には、上記複数の演算を、それぞれ $OP_1 \sim OP_K$ とすると、これらは下記(3-11)で示される。

 $[0\ 0\ 6\ 1]$

【数26】

(3-11)

 $[0\ 0\ 6\ 2]$

そして、第1の線形変換Dを表す d i 行m列の行列をM r とすると、上記(3 -1 1)は、下記(3 -1 2)で示される。

[0063]

【数27】

[0064]

ここで、 Mr^x (xは $1 \le x \le k$ を満たす整数) は、X個のMrを合成した行列である。

[0065]

【数28】

$$M := \begin{pmatrix} M_r \\ M_r^2 \\ \dots \\ M_r^k \end{pmatrix} : a \mapsto \begin{pmatrix} b_1 \\ b_2 \\ \dots \\ b_k \end{pmatrix} = \begin{pmatrix} \gamma^r \cdot a \\ \gamma^{2r} \cdot a \\ \dots \\ \gamma^{kr} \cdot a \end{pmatrix}$$
 (3-13)

[0066]

[0.067]

[0068]

以上説明したように、本実施形態の回路構成方法では、上述したように図8に示すステップST13において、複数の第1の演算(D倍演算、α倍演算)を構成する複数の第2の演算のうち、同じデータに対して同じ演算を行う上記第2の

演算を特定する。

そして、ステップST14において、上記複数の第1の演算で共用され上記特定された上記第2の演算を行う第1の演算回路と、上記複数の第1の演算のそれぞれを構成する上記複数の第2の演算のうち上記特定された上記第2の演算以外の演算を行う第2の演算回路とからなる演算回路11,11aを構成する。

そのため、本実施形態の回路構成方法によれば、演算回路 1 1, 1 1 a を小規模に構成できる。

[0069]

また、本実施形態の回路構成方法では、図8に示すステップST12で、ステップST11で入力した上記(3-7)に示す演算回路11が行う複数の演算のそれぞれについて、上記所定の回数に対応する数の第1の線形変換Dを合成して得られる第2の線形変換(第1の演算)を行う上記(3-9)に示す行列Mを生成し、これに対して上述したステップST13、ST14の処理を行う。

そのため、本実施形態の回路構成方法によれば、演算回路 1 1, 1 1 a を小規模に構成できると共に、演算時間を短縮できる。

また、本実施形態の回路構成方法では、図9および図11に示すように、演算回路11が、データFS0に対して、第1の演算を並列に行うため、演算時間をさらに短縮できる。

すなわち、演算回路 $2\ 1_1\sim 2\ 1_k$ においてデータFS0(データ a)を並列に処理するため、データ $b_1\sim b_k$ (データ $OUT_1\sim OUT_K$)の全てを略同じタイミングで得ることができる。

そのため、データFS0を入力してからデータ $b_2 \sim b_k$ を得るまでの時間を図3に示す構成に比べて短縮した演算回路11を構成(設計)できる。

[0070]

〔第2実施形態〕

本実施形態では、有限体F (2^4) 上の元として扱われる 4 ビットのデータD (=D[3], D[2], D[1], D[0]) を縦ベクトルと見なし、当該データDに対して下記 (3-14), (3-15) で示す行列M 1, M 2 で示される 2 つの線形変換を施す回路を構成する場合を例示する。

[0071]

【数29】

$$M1 = \begin{pmatrix} 1 & 1 & 0 & 1 \\ 1 & 0 & 1 & 0 \\ 0 & 0 & 0 & 1 \\ 0 & 1 & 1 & 0 \end{pmatrix}$$
 (3-14)

[0072]

【数30】

$$M2 = \begin{pmatrix} 0 & 1 & 0 & 1 \\ 1 & 0 & 1 & 1 \\ 1 & 0 & 0 & 0 \\ 0 & 1 & 0 & 0 \end{pmatrix}$$
 (3-15)

[0073]

従来では、出力値 $E 1 = M1 \cdot D$ 、 $E 2 = M2 \cdot D$ は、それぞれ縦ベクトルとして表現され、下記(3-16), (3-17)で示される。

[0074]

【数31】

$$E1=(E1[3],E1[2],E1[1],E1[0]$$

$$=(D[1]+D[2],D[3],D[0]+D[2],D[0]+D[1]+D[3]) \qquad (3-16)$$

[0075]

【数32】

$$E2=(E2[3],E2[2],E2[1],E2[0]$$

=(D[1],D[0],D[0]+D[2]+D[3],D[1]+D[2]) (3-17)

[0076]

従来の回路構成方法では、図13に示すように、上記(3-16)に示す演算を行う演算回路 402と、上記(3-17)に示す演算を行う演算回路 403とを有する演算回路 401が構成される。

演算回路 4 0 2 は、加算回路 4 1 1, 4 1 2, 4 1 3, 4 1 4 で構成される。 また、演算回路 4 0 3 は、加算回路 4 2 1, 4 2 2, 4 2 3 で構成される。

[0077]

本実施形態の回路構成方法は、上記(3-14), (3-15) に示す行列M

1, M2によって表現される線形変換を、有限体F(2^4)上の元として扱われる 4 ビットのデータD(= D [3] , D [2] , D [1] , D [0]) に施すことは同じである。

本実施形態では、2つの 4×4 行列を用いる代わりに、行列M1とM2とを連結した下記(3-18)に示される行列Mを用いる。

[0078]

【数33】

$$M = {M1 \choose M2} = \begin{pmatrix} 1 & 1 & 0 & 1 \\ 1 & 0 & 1 & 0 \\ 0 & 0 & 0 & 1 \\ 0 & 1 & 1 & 0 \\ 0 & 1 & 1 & 0 \\ 1 & 0 & 1 & 1 \\ 1 & 0 & 0 & 0 \\ 0 & 1 & 0 & 0 \end{pmatrix}$$
(3-18)

[0079]

本実施形態の回路構成方法では、上記行列Mの演算を行い、上記(3-16) 、(3-17)内の演算において、行列M1に相当する第1の演算と行列M2に 相当する第1の演算とを構成する複数の第2の演算のうち、共通する第2の演算 である「D〔0〕+D〔2〕 |、並びに「D〔1〕+D〔2〕 | を特定する。

そして、図14に示すように、第2の演算「D〔0〕+D〔2〕」を行う図13に示す加算回路412と421と、第2の演算「D〔1〕+D〔2〕」を行う図13に示す加算回路413と422が共用化され、加算回路412,413が削減され、図13に示す演算回路401に比べて、回路規模が縮小された演算回路403が構成される。

これにより、図13に示す演算回路401と同じ演算を行う図14に示す演算回路403を、演算回路401に比べて小規模に構成できる。

[0080]

本発明は上述した実施形態には限定されない。

その他の実施形態として、上記所定の基底として下記(3-19)に示す基底を用い、上記データ a を下記(3-20)のように示し、前記データ a をm次元

ベクトルとして下記 (3-21) のように示してもよい。

[0081]

【数34】

$$\{1, \gamma, \gamma^2, \cdots, \gamma^{m-1}\}\$$
 (3-19)

【数35】

$$a = a_0 + a_1 \gamma + a_2 \gamma^2 + a_3 \gamma^3 + \cdots + a_{m-1} \gamma^{m-1}$$

$$[0 \ 0 \ 8 \ 3]$$

【数36】

$$\mathbf{a} = \begin{pmatrix} \mathbf{a}_0 \\ \mathbf{a}_1 \\ \vdots \\ \vdots \\ \mathbf{a}_{m-1} \end{pmatrix} \tag{3-21}$$

[0084]

【発明の効果】

以上説明したように、本発明によれば、所定データに対してそれぞれ異なる複数の演算を行なう演算回路を構成する場合に、当該演算回路を小規模に構成できる回路構成方法、その装置およびそのプログラムを提供することができる。

【図面の簡単な説明】

【図1】

図1は、本発明の関連技術を説明するための図である。

図2】

図2は、本発明の関連技術を説明するための図である。

【図3】

図3は、本発明の関連技術を説明するための図である。

【図4】

図4は、本発明の関連技術を説明するための図である。

【図5】

図5は、本発明の関連技術を説明するための図である。

【図6】

図6は、本発明の第1実施形態の回路構成方法で構成(設計)される演算回路の周辺回路を説明するための図である。

【図7】

図7は、本発明の第1実施形態の回路構成方法を実行するコンピュータを説明 するための図である。

[図8]

図8は、本発明の第1実施形態の回路構成方法の手順によって演算回路を構成する場合を説明するためのフローチャートである。

【図9】

図9は、本発明の第1実施形態の回路構成方法で構成(設計)される演算回路 を説明するための図である。

【図10】

図10は、図9に示す演算回路のデータ出力タイミングを説明するための図である。

【図11】

図11は、図9に示す演算回路の具体例を説明するための図である。

【図12】

【図13】

図13は、本発明の第2実施形態の回路構成方法の関連技術を説明するための 図である。


【図14】

図14は、本発明の第2実施形態の回路構成方法を説明するための図である。


【符号の説明】

11 …演算回路、12 …セレクタ、 $13_0 \sim 13_k$ …レジスタ、14 …演算回路、 $21_1 \sim 21_k$ …演算回路、30 …バス、31 …操作部、32 …ディスプレ


イ、33…メモリ、41…プログラム、42…データ




【図2】




【図3】




【図4】




【図5】




【図6】




【図7】



【図8】




【図9】




【図10】

| | | | a.t. 20 | |
|--------------------|------------------|----------------------|---------|-------|
| OUT _k : | D ^k a | D ^{K+K+1} a | D3K+1 | ••• |
| • | • | • | • | |
| OUT ₃ : | D³a | D ^{K+4} a | D2K+5 | ••• |
| OUT ₂ : | D²a | D ^{K+3} a | D2K+4 | ••• |
| OUT ₁ : | Da | D ^{K+2} a | D2K+3 | ••• |
| OUT ₀ : | а | D ^{K+1} a | D2K+2 | • • • |

【図11】




【図12】




【図13】

1



【図14】

(, r



【書類名】

要約書

【要約】

【課題】 所定データに対してそれぞれ異なる複数の演算を行なう演算回路を 構成する場合に、当該演算回路を小規模に構成できる回路構成方法を提供する。

【解決手段】 所定のデータに対してそれぞれ異なる複数の第1の演算を施す演算回路を設計する場合に、複数の第1の演算のそれぞれを構成する複数の第2の演算のうち、同じデータに対して同じ演算を行う前記第2の演算を特定する(ST13)。そして、複数の第1の演算で共用されST13で特定された第2の演算を行う演算回路を有する演算回路を構成する(T14)。

【選択図】 図8

特願2002-331677

出願人履歴情報

識別番号

[000002185]

1. 変更年月日

1990年 8月30日

[変更理由]

新規登録

住所

東京都品川区北品川6丁目7番35号

氏 名

ソニー株式会社